AMD готовит новые сокеты SP7 и SP8 для EPYC Venice и Verano
AMD расширяет серверную платформу EPYC: для будущих процессоров EPYC Venice и EPYC Verano готовятся новые сокеты SP7 и SP8. По данным HELM Technology, оба разъёма станут заметно крупнее нынешних SP5 и SP6, что отражает рост числа ядер, каналов памяти и линий ввода-вывода в следующем поколении серверных процессоров AMD.
Сокет SP7, рассчитанный на высокопроизводительные EPYC Venice, получил размеры 123,6 × 100,6 мм. Это примерно на 12% больше актуального SP5, который используется для EPYC Genoa и Turin. Конструкция сохраняет механизм SRM, Socket Retention Mechanism, и включает четыре слоя: верхний удерживающий механизм, carrier board, корпус на материнской плате и backplate.
SP8 предназначен для более доступной платформы EPYC Verano. Его размеры составляют 123,9 × 80,9 мм, что примерно на 7% больше SP6. Важное изменение — переход на SRM: предыдущее поколение SP6 использовало SAM, Socket Actuation Mechanism.
Что получит платформа SP7
SP7 станет основной платформой для старших серверных решений AMD следующего поколения. Для неё заявлена поддержка до 16 каналов DDR5 с ECC, скорости до DDR5-8000 и MRDIMM до 12 800 MT/s в конфигурации 1DPC. Также упоминаются RDIMM, 3DS RDIMM, MRDIMM и Tall DIMM, а также режимы memory interleave на 1, 4, 8 и 16 каналов.
- до 16 каналов DDR5;
- до DDR5-8000 ECC;
- до 12 800 MT/s MRDIMM в 1DPC;
- поддержка RDIMM, 3DS RDIMM, MRDIMM и Tall DIMM;
- до 128 линий PCIe Gen 6.0 и 16 линий PCIe Gen 4 в 2P;
- до 96 линий PCIe Gen 6.0 и 8 линий PCIe Gen 4 в 1P;
- поддержка SDCI, Smart Data Cache Injection.
Для двухсокетных систем SP7 сохранит поддержку 2P, то есть двух процессоров на одной материнской плате. Это важно для дата-центров, где рост плотности вычислений должен сочетаться с высокой пропускной способностью памяти и большим числом линий PCIe.
SP8 будет дешевле, но получит больше линий PCIe Gen 6
SP8 позиционируется как более доступная платформа для EPYC Verano, однако по числу линий PCIe Gen 6.0 она выглядит даже агрессивнее SP7. В конфигурации 2P заявлено до 192 линий PCIe Gen 6.0 и 16 линий PCIe Gen 4, а в 1P — до 128 линий PCIe Gen 6.0 и 8 линий PCIe Gen 4.
- 8-канальная конфигурация памяти;
- поддержка тех же типов памяти, что и у SP7;
- до 192 линий PCIe Gen 6.0 и 16 линий PCIe Gen 4 в 2P;
- до 128 линий PCIe Gen 6.0 и 8 линий PCIe Gen 4 в 1P;
- поддержка процессоров EPYC Verano.
EPYC Venice ожидаются в 2026 году, а EPYC Verano — в 2027 году. Venice на базе Zen 6C, также известной как Zen 6 Dense, может получить до 256 ядер и 512 потоков. В полной конфигурации упоминаются 8 CCD, до 32 ядер на каждый CCD и 128 МБ L3-кэша на CCD, что даёт до 1024 МБ, или 1 ГБ L3-кэша на процессор.
Обычные версии Venice и Verano на классических ядрах Zen 6, по предварительным данным, будут иметь до 96 ядер и 192 потоков. Каждый CCD получит 48 МБ L3-кэша — на 50% больше, чем 32 МБ у Zen 5.
| Поколение | Конфигурация | CCD | L3-кэш |
|---|---|---|---|
| EPYC 9006 Venice Zen 6C | 256 ядер / 512 потоков | до 8 CCD | 1024 МБ |
| EPYC 9005 Turin Zen 5C | 192 ядра / 384 потока | до 12 CCD | 384 МБ |
| EPYC 9006 Venice Zen 6 | 96 ядер / 192 потока | до 8 CCD | 384 МБ |
| EPYC 9005 Turin Zen 5 | 96 ядер / 192 потока | до 16 CCD | 384 МБ |
У Venice также упоминаются два I/O die с поддержкой PCIe Gen 6.0, CXL 3.1, DDR5-8000, Gen4 Infinity Fabric и Secure Processor. По предыдущим данным, версии для SP7 могут получить TDP около 600 Вт, тогда как чипы для SP8 будут находиться в диапазоне 350–400 Вт.
Пока эти сведения стоит воспринимать как предварительные: AMD ещё не раскрыла финальные спецификации платформ, список моделей, цены и точные даты запуска. Кроме того, в материалах фигурирует расхождение по скорости MRDIMM: для SP7 указывается до 12 800 MT/s, но на одной из схем упоминается максимум 10 400 MT/s.
Главное в этой утечке — масштаб обновления серверной платформы AMD. С переходом к SP7 и SP8 компания готовит не просто новые процессоры, а более крупную инфраструктуру под рост числа ядер, объёма кэша, памяти и линий PCIe Gen 6.0.
Источник: Wccftech
